[svn] / trunk / xvidcore / src / motion / x86_asm / sad_sse2.asm Repository:
ViewVC logotype

Diff of /trunk/xvidcore/src/motion/x86_asm/sad_sse2.asm

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 1764, Wed Dec 6 19:55:07 2006 UTC revision 1839, Tue Dec 2 13:44:55 2008 UTC
# Line 20  Line 20 
20  ; *  along with this program; if not, write to the Free Software  ; *  along with this program; if not, write to the Free Software
21  ; *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA  ; *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
22  ; *  ; *
23  ; * $Id: sad_sse2.asm,v 1.13 2006-12-06 19:55:07 Isibaar Exp $  ; * $Id: sad_sse2.asm,v 1.18 2008-12-02 13:44:55 Isibaar Exp $
24  ; *  ; *
25  ; ***************************************************************************/  ; ***************************************************************************/
26    
27  BITS 32  %include "nasm.inc"
   
 %macro cglobal 1  
         %ifdef PREFIX  
                 %ifdef MARK_FUNCS  
                         global _%1:function %1.endfunc-%1  
                         %define %1 _%1:function %1.endfunc-%1  
                 %else  
                         global _%1  
                         %define %1 _%1  
                 %endif  
         %else  
                 %ifdef MARK_FUNCS  
                         global %1:function %1.endfunc-%1  
                 %else  
                         global %1  
                 %endif  
         %endif  
 %endmacro  
28    
29  ;=============================================================================  ;=============================================================================
30  ; Read only data  ; Read only data
31  ;=============================================================================  ;=============================================================================
32    
33  %ifdef FORMAT_COFF  DATA
 SECTION .rodata  
 %else  
 SECTION .rodata align=16  
 %endif  
34    
35  ALIGN 64  ALIGN SECTION_ALIGN
36  zero    times 4   dd 0  zero    times 4   dd 0
37    
38  ;=============================================================================  ;=============================================================================
39  ; Code  ; Code
40  ;=============================================================================  ;=============================================================================
41    
42  SECTION .text  SECTION .rotext align=SECTION_ALIGN
43    
44  cglobal  sad16_sse2  cglobal  sad16_sse2
45  cglobal  dev16_sse2  cglobal  dev16_sse2
# Line 78  Line 56 
56    
57    
58  %macro SAD_16x16_SSE2 1  %macro SAD_16x16_SSE2 1
59    %1  xmm0, [edx]    %1  xmm0, [TMP1]
60    %1  xmm1, [edx+ecx]    %1  xmm1, [TMP1+TMP0]
61    lea edx,[edx+2*ecx]    lea TMP1,[TMP1+2*TMP0]
62    movdqa  xmm2, [eax]    movdqa  xmm2, [_EAX]
63    movdqa  xmm3, [eax+ecx]    movdqa  xmm3, [_EAX+TMP0]
64    lea eax,[eax+2*ecx]    lea _EAX,[_EAX+2*TMP0]
65    psadbw  xmm0, xmm2    psadbw  xmm0, xmm2
66    paddusw xmm6,xmm0    paddusw xmm4,xmm0
67    psadbw  xmm1, xmm3    psadbw  xmm1, xmm3
68    paddusw xmm6,xmm1    paddusw xmm4,xmm1
69  %endmacro  %endmacro
70    
71  %macro SAD16_SSE2_SSE3 1  %macro SAD16_SSE2_SSE3 1
72    mov eax, [esp+ 4] ; cur (assumed aligned)    mov _EAX, prm1 ; cur (assumed aligned)
73    mov edx, [esp+ 8] ; ref    mov TMP1, prm2 ; ref
74    mov ecx, [esp+12] ; stride    mov TMP0, prm3 ; stride
75    
76    pxor xmm6, xmm6 ; accum    pxor xmm4, xmm4 ; accum
77    
78    SAD_16x16_SSE2 %1    SAD_16x16_SSE2 %1
79    SAD_16x16_SSE2 %1    SAD_16x16_SSE2 %1
# Line 106  Line 84 
84    SAD_16x16_SSE2 %1    SAD_16x16_SSE2 %1
85    SAD_16x16_SSE2 %1    SAD_16x16_SSE2 %1
86    
87    pshufd  xmm5, xmm6, 00000010b    pshufd  xmm5, xmm4, 00000010b
88    paddusw xmm6, xmm5    paddusw xmm4, xmm5
89    pextrw  eax, xmm6, 0    pextrw  eax, xmm4, 0
90    
91    ret    ret
92  %endmacro  %endmacro
93    
94  ALIGN 16  ALIGN SECTION_ALIGN
95  sad16_sse2:  sad16_sse2:
96    SAD16_SSE2_SSE3 movdqu    SAD16_SSE2_SSE3 movdqu
97  .endfunc  ENDFUNC
98    
99    
100  ALIGN 16  ALIGN SECTION_ALIGN
101  sad16_sse3:  sad16_sse3:
102    SAD16_SSE2_SSE3 lddqu    SAD16_SSE2_SSE3 lddqu
103  .endfunc  ENDFUNC
104    
105    
106  ;-----------------------------------------------------------------------------  ;-----------------------------------------------------------------------------
107  ; uint32_t dev16_sse2(const uint8_t * const cur, const uint32_t stride);  ; uint32_t dev16_sse2(const uint8_t * const cur, const uint32_t stride);
108  ;-----------------------------------------------------------------------------  ;-----------------------------------------------------------------------------
109    
110  %macro MEAN_16x16_SSE2 1  ; eax: src, ecx:stride, mm7: zero or mean => mm6: result  %macro MEAN_16x16_SSE2 1  ; _EAX: src, TMP0:stride, mm7: zero or mean => mm6: result
111    %1 xmm0, [eax]    %1 xmm0, [_EAX]
112    %1 xmm1, [eax+ecx]    %1 xmm1, [_EAX+TMP0]
113    lea eax, [eax+2*ecx]    ; + 2*stride    lea _EAX, [_EAX+2*TMP0]    ; + 2*stride
114    psadbw xmm0, xmm7    psadbw xmm0, xmm5
115    paddusw xmm6, xmm0    paddusw xmm4, xmm0
116    psadbw xmm1, xmm7    psadbw xmm1, xmm5
117    paddusw xmm6, xmm1    paddusw xmm4, xmm1
118  %endmacro  %endmacro
119    
120    
121  %macro MEAN16_SSE2_SSE3 1  %macro MEAN16_SSE2_SSE3 1
122    mov eax, [esp+ 4]   ; src    mov _EAX, prm1   ; src
123    mov ecx, [esp+ 8]   ; stride    mov TMP0, prm2   ; stride
124    
125    pxor xmm6, xmm6     ; accum    pxor xmm4, xmm4     ; accum
126    pxor xmm7, xmm7     ; zero    pxor xmm5, xmm5     ; zero
127    
128    MEAN_16x16_SSE2 %1    MEAN_16x16_SSE2 %1
129    MEAN_16x16_SSE2 %1    MEAN_16x16_SSE2 %1
# Line 156  Line 135 
135    MEAN_16x16_SSE2 %1    MEAN_16x16_SSE2 %1
136    MEAN_16x16_SSE2 %1    MEAN_16x16_SSE2 %1
137    
138    mov eax, [esp+ 4]       ; src again    mov _EAX, prm1       ; src again
139    
140    pshufd   xmm7, xmm6, 10b    pshufd   xmm5, xmm4, 10b
141    paddusw  xmm7, xmm6    paddusw  xmm5, xmm4
142    pxor     xmm6, xmm6     ; zero accum    pxor     xmm4, xmm4     ; zero accum
143    psrlw    xmm7, 8        ; => Mean    psrlw    xmm5, 8        ; => Mean
144    pshuflw  xmm7, xmm7, 0  ; replicate Mean    pshuflw  xmm5, xmm5, 0  ; replicate Mean
145    packuswb xmm7, xmm7    packuswb xmm5, xmm5
146    pshufd   xmm7, xmm7, 00000000b    pshufd   xmm5, xmm5, 00000000b
147    
148    MEAN_16x16_SSE2 %1    MEAN_16x16_SSE2 %1
149    MEAN_16x16_SSE2 %1    MEAN_16x16_SSE2 %1
# Line 176  Line 155 
155    MEAN_16x16_SSE2 %1    MEAN_16x16_SSE2 %1
156    MEAN_16x16_SSE2 %1    MEAN_16x16_SSE2 %1
157    
158    pshufd   xmm7, xmm6, 10b    pshufd   xmm5, xmm4, 10b
159    paddusw  xmm7, xmm6    paddusw  xmm5, xmm4
160    pextrw eax, xmm7, 0    pextrw eax, xmm5, 0
161    
162    ret    ret
163  %endmacro  %endmacro
164    
165  ALIGN 16  ALIGN SECTION_ALIGN
166  dev16_sse2:  dev16_sse2:
167    MEAN16_SSE2_SSE3 movdqu    MEAN16_SSE2_SSE3 movdqu
168  .endfunc  ENDFUNC
169    
170  ALIGN 16  ALIGN SECTION_ALIGN
171  dev16_sse3:  dev16_sse3:
172    MEAN16_SSE2_SSE3 lddqu    MEAN16_SSE2_SSE3 lddqu
 .endfunc  
173    ENDFUNC
174    
175    
176    %ifidn __OUTPUT_FORMAT__,elf
177    section ".note.GNU-stack" noalloc noexec nowrite progbits
178    %endif
179    
Legend:
Removed from v.1764  
changed lines
  Added in v.1839
No admin address has been configured
 ViewVC Help
Powered by ViewVC 1.0.4