[svn] / trunk / xvidcore / src / dct / x86_asm / idct_sse2_dmitry.asm Repository:
ViewVC logotype

Annotation of /trunk/xvidcore/src/dct/x86_asm/idct_sse2_dmitry.asm

Parent Directory Parent Directory | Revision Log Revision Log


Revision 1877 - (view) (download)

1 : edgomez 1385 ;/****************************************************************************
2 :     ; *
3 :     ; * XVID MPEG-4 VIDEO CODEC
4 :     ; * - SSE2 inverse discrete cosine transform -
5 :     ; *
6 :     ; * Copyright(C) 2002 Dmitry Rozhdestvensky
7 :     ; *
8 :     ; * This program is free software; you can redistribute it and/or modify it
9 :     ; * under the terms of the GNU General Public License as published by
10 :     ; * the Free Software Foundation; either version 2 of the License, or
11 :     ; * (at your option) any later version.
12 :     ; *
13 :     ; * This program is distributed in the hope that it will be useful,
14 :     ; * but WITHOUT ANY WARRANTY; without even the implied warranty of
15 :     ; * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
16 :     ; * GNU General Public License for more details.
17 :     ; *
18 :     ; * You should have received a copy of the GNU General Public License
19 :     ; * along with this program; if not, write to the Free Software
20 :     ; * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA
21 :     ; *
22 : Isibaar 1877 ; * $Id: idct_sse2_dmitry.asm,v 1.11 2009-09-16 17:07:58 Isibaar Exp $
23 : edgomez 1385 ; *
24 :     ; ***************************************************************************/
25 :    
26 :     ;=============================================================================
27 :     ; Macros and other preprocessor constants
28 :     ;=============================================================================
29 :    
30 : Isibaar 1795 %include "nasm.inc"
31 : edgomez 1385
32 :     %define BITS_INV_ACC 5 ; 4 or 5 for IEEE
33 :     %define SHIFT_INV_ROW 16 - BITS_INV_ACC
34 :     %define SHIFT_INV_COL 1 + BITS_INV_ACC
35 :     %define RND_INV_ROW 1024 * (6 - BITS_INV_ACC) ; 1 << (SHIFT_INV_ROW-1)
36 :     %define RND_INV_COL 16 * (BITS_INV_ACC - 3) ; 1 << (SHIFT_INV_COL-1)
37 :     %define RND_INV_CORR RND_INV_COL - 1 ; correction -1.0 and round
38 :    
39 :     %define BITS_FRW_ACC 3 ; 2 or 3 for accuracy
40 :     %define SHIFT_FRW_COL BITS_FRW_ACC
41 :     %define SHIFT_FRW_ROW BITS_FRW_ACC + 17
42 :     %define RND_FRW_ROW 262144 * (BITS_FRW_ACC - 1) ; 1 << (SHIFT_FRW_ROW-1)
43 :    
44 :     ;=============================================================================
45 :     ; Local Data (Read Only)
46 :     ;=============================================================================
47 :    
48 : Isibaar 1795 DATA
49 : edgomez 1385
50 : Isibaar 1795 ALIGN SECTION_ALIGN
51 : edgomez 1385 tab_i_04:
52 :     dw 16384, 21407, 16384, 8867 ; movq-> w05 w04 w01 w00
53 :     dw 16384, -8867, 16384, -21407 ; w13 w12 w09 w08
54 :     dw 16384, 8867, -16384, -21407 ; w07 w06 w03 w02
55 :     dw -16384, 21407, 16384, -8867 ; w15 w14 w11 w10
56 :     dw 22725, 19266, 19266, -4520 ; w21 w20 w17 w16
57 :     dw 12873, -22725, 4520, -12873 ; w29 w28 w25 w24
58 :     dw 12873, 4520, -22725, -12873 ; w23 w22 w19 w18
59 :     dw 4520, 19266, 19266, -22725 ; w31 w30 w27 w26
60 :    
61 :     ; Table for rows 1,7 - constants are multiplied by cos_1_16
62 :     tab_i_17:
63 :     dw 22725, 29692, 22725, 12299 ; movq-> w05 w04 w01 w00
64 :     dw 22725, -12299, 22725, -29692 ; w13 w12 w09 w08
65 :     dw 22725, 12299, -22725, -29692 ; w07 w06 w03 w02
66 :     dw -22725, 29692, 22725, -12299 ; w15 w14 w11 w10
67 :     dw 31521, 26722, 26722, -6270 ; w21 w20 w17 w16
68 :     dw 17855, -31521, 6270, -17855 ; w29 w28 w25 w24
69 :     dw 17855, 6270, -31521, -17855 ; w23 w22 w19 w18
70 :     dw 6270, 26722, 26722, -31521 ; w31 w30 w27 w26
71 :    
72 :     ; Table for rows 2,6 - constants are multiplied by cos_2_16
73 :     tab_i_26:
74 :     dw 21407, 27969, 21407, 11585 ; movq-> w05 w04 w01 w00
75 :     dw 21407, -11585, 21407, -27969 ; w13 w12 w09 w08
76 :     dw 21407, 11585, -21407, -27969 ; w07 w06 w03 w02
77 :     dw -21407, 27969, 21407, -11585 ; w15 w14 w11 w10
78 :     dw 29692, 25172, 25172, -5906 ; w21 w20 w17 w16
79 :     dw 16819, -29692, 5906, -16819 ; w29 w28 w25 w24
80 :     dw 16819, 5906, -29692, -16819 ; w23 w22 w19 w18
81 :     dw 5906, 25172, 25172, -29692 ; w31 w30 w27 w26
82 :    
83 :     ; Table for rows 3,5 - constants are multiplied by cos_3_16
84 :     tab_i_35:
85 :     dw 19266, 25172, 19266, 10426 ; movq-> w05 w04 w01 w00
86 :     dw 19266, -10426, 19266, -25172 ; w13 w12 w09 w08
87 :     dw 19266, 10426, -19266, -25172 ; w07 w06 w03 w02
88 :     dw -19266, 25172, 19266, -10426 ; w15 w14 w11 w10
89 :     dw 26722, 22654, 22654, -5315 ; w21 w20 w17 w16
90 :     dw 15137, -26722, 5315, -15137 ; w29 w28 w25 w24
91 :     dw 15137, 5315, -26722, -15137 ; w23 w22 w19 w18
92 :     dw 5315, 22654, 22654, -26722 ; w31 w30 w27 w26
93 :    
94 :     %if SHIFT_INV_ROW == 12 ; assume SHIFT_INV_ROW == 12
95 :     rounder_2_0: dd 65536, 65536
96 :     dd 65536, 65536
97 :     rounder_2_4: dd 0, 0
98 :     dd 0, 0
99 :     rounder_2_1: dd 7195, 7195
100 :     dd 7195, 7195
101 :     rounder_2_7: dd 1024, 1024
102 :     dd 1024, 1024
103 :     rounder_2_2: dd 4520, 4520
104 :     dd 4520, 4520
105 :     rounder_2_6: dd 1024, 1024
106 :     dd 1024, 1024
107 :     rounder_2_3: dd 2407, 2407
108 :     dd 2407, 2407
109 :     rounder_2_5: dd 240, 240
110 :     dd 240, 240
111 :    
112 :     %elif SHIFT_INV_ROW == 11 ; assume SHIFT_INV_ROW == 11
113 :     rounder_2_0: dd 65536, 65536
114 :     dd 65536, 65536
115 :     rounder_2_4: dd 0, 0
116 :     dd 0, 0
117 :     rounder_2_1: dd 3597, 3597
118 :     dd 3597, 3597
119 :     rounder_2_7: dd 512, 512
120 :     dd 512, 512
121 :     rounder_2_2: dd 2260, 2260
122 :     dd 2260, 2260
123 :     rounder_2_6: dd 512, 512
124 :     dd 512, 512
125 :     rounder_2_3: dd 1203, 1203
126 :     dd 1203, 1203
127 :     rounder_2_5: dd 120, 120
128 :     dd 120, 120
129 :     %else
130 :    
131 :     %error Invalid SHIFT_INV_ROW specified
132 :    
133 :     %endif
134 :    
135 :     tg_1_16: dw 13036, 13036, 13036, 13036 ; tg * (2<<16) + 0.5
136 :     dw 13036, 13036, 13036, 13036
137 :     tg_2_16: dw 27146, 27146, 27146, 27146 ; tg * (2<<16) + 0.5
138 :     dw 27146, 27146, 27146, 27146
139 :     tg_3_16: dw -21746, -21746, -21746, -21746 ; tg * (2<<16) + 0.5
140 :     dw -21746, -21746, -21746, -21746
141 :     ocos_4_16: dw 23170, 23170, 23170, 23170 ; cos * (2<<15) + 0.5
142 :     dw 23170, 23170, 23170, 23170
143 :    
144 :     ;=============================================================================
145 :     ; Code
146 :     ;=============================================================================
147 :    
148 : Isibaar 1844 TEXT
149 : edgomez 1385
150 :     cglobal idct_sse2_dmitry
151 :    
152 :     ;-----------------------------------------------------------------------------
153 :     ; Helper macro - ROW iDCT
154 :     ;-----------------------------------------------------------------------------
155 :    
156 :     %macro DCT_8_INV_ROW_1_SSE2 4
157 :     pshufhw xmm1, [%1], 11011000b ;x 75643210
158 :     pshuflw xmm1, xmm1, 11011000b ;x 75643120
159 :     pshufd xmm0, xmm1, 00000000b ;x 20202020
160 :     pmaddwd xmm0, [%3] ;w 13 12 9 8 5410
161 :    
162 :     ;a 3210 first part
163 :     pshufd xmm2, xmm1, 10101010b ;x 64646464
164 :     pmaddwd xmm2, [%3+16] ;w 15 14 11 10 7632
165 :    
166 :     ;a 3210 second part
167 :     paddd xmm2, xmm0 ;a 3210 ready
168 :     paddd xmm2, [%4] ;must be 4 dwords long, not 2 as for sse1
169 :     movdqa xmm5, xmm2
170 :    
171 :     pshufd xmm3, xmm1, 01010101b ;x 31313131
172 :     pmaddwd xmm3, [%3+32] ;w 29 28 25 24 21 20 17 16
173 :    
174 :     ;b 3210 first part
175 :     pshufd xmm4, xmm1, 11111111b ;x 75757575
176 :     pmaddwd xmm4, [%3+48] ;w 31 30 27 26 23 22 19 18
177 :    
178 :     ;b 3210 second part
179 :     paddd xmm3,xmm4 ;b 3210 ready
180 :    
181 :     paddd xmm2, xmm3 ;will be y 3210
182 :     psubd xmm5, xmm3 ;will be y 4567
183 :     psrad xmm2, SHIFT_INV_ROW
184 :     psrad xmm5, SHIFT_INV_ROW
185 :     packssdw xmm2, xmm5 ;y 45673210
186 :     pshufhw xmm6, xmm2, 00011011b ;y 76543210
187 :     movdqa [%2], xmm6
188 :     %endmacro
189 :    
190 :     ;-----------------------------------------------------------------------------
191 :     ; Helper macro - Columns iDCT
192 :     ;-----------------------------------------------------------------------------
193 :    
194 :     %macro DCT_8_INV_COL_4_SSE2 2
195 :     movdqa xmm0, [%1+16*0] ;x0 (all columns)
196 :     movdqa xmm2, [%1+16*4] ;x4
197 :     movdqa xmm1, xmm0
198 :    
199 :     movdqa xmm4, [%1+16*2] ;x2
200 :     movdqa xmm5, [%1+16*6] ;x6
201 :     movdqa xmm6, [tg_2_16]
202 :     movdqa xmm7, xmm6
203 :    
204 :     paddsw xmm0, xmm2 ;u04=x0+x4
205 :     psubsw xmm1, xmm2 ;v04=x0-x4
206 :     movdqa xmm3, xmm0
207 :     movdqa xmm2, xmm1
208 :    
209 :     pmulhw xmm6, xmm4
210 :     pmulhw xmm7, xmm5
211 :     psubsw xmm6, xmm5 ;v26=x2*T2-x6
212 :     paddsw xmm7, xmm4 ;u26=x6*T2+x2
213 :    
214 :     paddsw xmm1, xmm6 ;a1=v04+v26
215 :     paddsw xmm0, xmm7 ;a0=u04+u26
216 :     psubsw xmm2, xmm6 ;a2=v04-v26
217 :     psubsw xmm3, xmm7 ;a3=u04-u26
218 :    
219 :     movdqa [%2+16*0], xmm0 ;store a3-a0 to
220 :     movdqa [%2+16*6], xmm1 ;free registers
221 :     movdqa [%2+16*2], xmm2
222 :     movdqa [%2+16*4], xmm3
223 :    
224 :     movdqa xmm0, [%1+16*1] ;x1
225 :     movdqa xmm1, [%1+16*7] ;x7
226 :     movdqa xmm2, [tg_1_16]
227 :     movdqa xmm3, xmm2
228 :    
229 :     movdqa xmm4, [%1+16*3] ;x3
230 :     movdqa xmm5, [%1+16*5] ;x5
231 :     movdqa xmm6, [tg_3_16]
232 :     movdqa xmm7, xmm6
233 :    
234 :     pmulhw xmm2, xmm0
235 :     pmulhw xmm3, xmm1
236 :     psubsw xmm2, xmm1 ;v17=x1*T1-x7
237 :     paddsw xmm3, xmm0 ;u17=x7*T1+x1
238 :     movdqa xmm0, xmm3 ;u17
239 :     movdqa xmm1, xmm2 ;v17
240 :    
241 :     pmulhw xmm6, xmm4 ;x3*(t3-1)
242 :     pmulhw xmm7, xmm5 ;x5*(t3-1)
243 :     paddsw xmm6, xmm4
244 :     paddsw xmm7, xmm5
245 :     psubsw xmm6, xmm5 ;v35=x3*T3-x5
246 :     paddsw xmm7, xmm4 ;u35=x5*T3+x3
247 :    
248 :     movdqa xmm4, [ocos_4_16]
249 :    
250 :     paddsw xmm0, xmm7 ;b0=u17+u35
251 :     psubsw xmm1, xmm6 ;b3=v17-v35
252 :     psubsw xmm3, xmm7 ;u12=u17-v35
253 :     paddsw xmm2, xmm6 ;v12=v17+v35
254 :    
255 :     movdqa xmm5, xmm3
256 :     paddsw xmm3, xmm2 ;tb1
257 :     psubsw xmm5, xmm2 ;tb2
258 :     pmulhw xmm5, xmm4
259 :     pmulhw xmm4, xmm3
260 :     paddsw xmm5, xmm5
261 :     paddsw xmm4, xmm4
262 :    
263 :     movdqa xmm6, [%2+16*0] ;a0
264 :     movdqa xmm7, xmm6
265 :     movdqa xmm2, [%2+16*4] ;a3
266 :     movdqa xmm3, xmm2
267 :    
268 :     paddsw xmm6, xmm0
269 :     psubsw xmm7, xmm0
270 :     psraw xmm6, SHIFT_INV_COL ;y0=a0+b0
271 :     psraw xmm7, SHIFT_INV_COL ;y7=a0-b0
272 :     movdqa [%2+16*0], xmm6
273 :     movdqa [%2+16*7], xmm7
274 :    
275 :     paddsw xmm2, xmm1
276 :     psubsw xmm3, xmm1
277 :     psraw xmm2, SHIFT_INV_COL ;y3=a3+b3
278 :     psraw xmm3, SHIFT_INV_COL ;y4=a3-b3
279 :     movdqa [%2+16*3], xmm2
280 :     movdqa [%2+16*4], xmm3
281 :    
282 :     movdqa xmm0, [%2+16*6] ;a1
283 :     movdqa xmm1, xmm0
284 :     movdqa xmm6, [%2+16*2] ;a2
285 :     movdqa xmm7, xmm6
286 :    
287 :    
288 :     paddsw xmm0, xmm4
289 :     psubsw xmm1, xmm4
290 :     psraw xmm0, SHIFT_INV_COL ;y1=a1+b1
291 :     psraw xmm1, SHIFT_INV_COL ;y6=a1-b1
292 :     movdqa [%2+16*1], xmm0
293 :     movdqa [%2+16*6], xmm1
294 :    
295 :     paddsw xmm6, xmm5
296 :     psubsw xmm7, xmm5
297 :     psraw xmm6, SHIFT_INV_COL ;y2=a2+b2
298 :     psraw xmm7, SHIFT_INV_COL ;y5=a2-b2
299 :     movdqa [%2+16*2], xmm6
300 :     movdqa [%2+16*5], xmm7
301 :     %endmacro
302 :    
303 :     ;-----------------------------------------------------------------------------
304 :     ; void idct_sse2_dmitry(int16_t coeff[64]);
305 :     ;-----------------------------------------------------------------------------
306 :    
307 : Isibaar 1795 ALIGN SECTION_ALIGN
308 : edgomez 1385 idct_sse2_dmitry:
309 : Isibaar 1833 PUSH_XMM6_XMM7
310 : edgomez 1385
311 : Isibaar 1795 mov _ECX, prm1
312 : edgomez 1385
313 : Isibaar 1795 DCT_8_INV_ROW_1_SSE2 _ECX+ 0, _ECX+ 0, tab_i_04, rounder_2_0
314 :     DCT_8_INV_ROW_1_SSE2 _ECX+ 16, _ECX+ 16, tab_i_17, rounder_2_1
315 :     DCT_8_INV_ROW_1_SSE2 _ECX+ 32, _ECX+ 32, tab_i_26, rounder_2_2
316 :     DCT_8_INV_ROW_1_SSE2 _ECX+ 48, _ECX+ 48, tab_i_35, rounder_2_3
317 :     DCT_8_INV_ROW_1_SSE2 _ECX+ 64, _ECX+ 64, tab_i_04, rounder_2_4
318 :     DCT_8_INV_ROW_1_SSE2 _ECX+ 80, _ECX+ 80, tab_i_35, rounder_2_5
319 :     DCT_8_INV_ROW_1_SSE2 _ECX+ 96, _ECX+ 96, tab_i_26, rounder_2_6
320 :     DCT_8_INV_ROW_1_SSE2 _ECX+112, _ECX+112, tab_i_17, rounder_2_7
321 : edgomez 1385
322 : Isibaar 1795 DCT_8_INV_COL_4_SSE2 _ECX, _ECX
323 : edgomez 1385
324 : Isibaar 1833 POP_XMM6_XMM7
325 : edgomez 1385 ret
326 : Isibaar 1793 ENDFUNC
327 : edgomez 1540
328 : Isibaar 1877 NON_EXEC_STACK

No admin address has been configured
ViewVC Help
Powered by ViewVC 1.0.4